40 Pin Diagram

লেকচার নোট: 8085 External Architecture & 40-Pin Diagram

• ভিডিওর শিরোনাম: Lec-3: 8085 | 40-pin diagram | External Architecture in Hindi
• চ্যানেল: Gate Smashers
• ভিডিও লিঙ্ক: https://youtu.be/llh4rkvj2OA

---

১. ভূমিকা ও পিন সংখ্যা কমানোর কৌশল (Multiplexing Logic)

• 8085 হলো একটি 8-bit মাইক্রোপ্রসেসর (ডাটা বাস = ৮ বিট) এবং এর অ্যাড্রেস বাস হলো ১৬ বিটের।
• সাধারণ নিয়মে ডাটার জন্য ৮টি এবং অ্যাড্রেসের জন্য ১৬টি—মোট ২৪টি পিন প্রয়োজন হওয়ার কথা।
• কিন্তু 8085 আইসি-তে এই ২৪টির জায়গায় মাত্র ১৬টি পিন ব্যবহার করা হয়েছে:
• \(A_8 - A_{15}\) (৮টি পিন): এটি উচ্চ ক্রমের অ্যাড্রেস বাস (Higher-order Address Bus)। এগুলো সম্পূর্ণ আলাদা এবং একমুখী (Unidirectional—শুধুমাত্র প্রসেসর থেকে বাইরের দিকে অ্যাড্রেস পাঠায়)।

• \(AD_0 - AD_7\) (৮টি পিন): এটি মাল্টিপ্লেক্সড বাস (Multiplexed Address/Data Bus)। অর্থাৎ একই পিনগুলোকে প্রয়োজন অনুযায়ী কখনো অ্যাড্রেস বাস (\(A_0 - A_7\)) আবার কখনো ডাটা বাস (\(D_0 - D_7\)) হিসেবে ব্যবহার করা হয়।

• উদ্দেশ্য: ইন্টিগ্রেটেড সার্কিট (IC)-তে পিনের সংখ্যা কমিয়ে আনা, যাতে প্রসেসরের আকার ছোট থাকে এবং উৎপাদন খরচ কমে।

---

২. অ্যাড্রেস ও ডাটা বাস নিয়ন্ত্রণ: ALE সিগন্যাল

• ALE (Address Latch Enable):
• এটি একটি অত্যন্ত গুরুত্বপূর্ণ আউটপুট সিগন্যাল।
• কাজের নীতি: মাইক্রোপ্রসেসর যখন মেমরি বা I/O ডিভাইসে কোনো ডেটা পড়তে বা লিখতে চায়, তখন প্রথমে সংশ্লিষ্ট ঠিকানায় (Address) পৌঁছাতে হয়। ঠিকানায় পৌঁছানোর সময় ডাটা বাসের প্রয়োজন হয় না। আবার ঠিকানায় পৌঁছে যখন রিড/রাইট করা হয়, তখন অ্যাড্রেস বাসের আর প্রয়োজন থাকে না।
• \(\mathbf{ALE = 1}\) হলে: \(AD_0 - AD_7\) পিনগুলো অ্যাড্রেস বাস (\(A_0 - A_7\)) হিসেবে কাজ করে। তখন \(A_8 - A_{15}\) সহ পুরো ১৬-বিট অ্যাড্রেস সক্রিয় হয়।

• \(\mathbf{ALE = 0}\) হলে: \(AD_0 - AD_7\) পিনগুলো ডাটা বাস (\(D_0 - D_7\)) হিসেবে কাজ করে।

• দিকের পার্থক্য: অ্যাড্রেস বাস সবসময় একমুখী (Unidirectional), কিন্তু ডাটা বাস দ্বিমুখী (Bidirectional)—কারণ প্রসেসর মেমরি থেকে ডেটা রিডও করতে পারে আবার রাইটও করতে পারে।

---

৩. কন্ট্রোল এবং স্ট্যাটাস সিগন্যালসমূহ (Control & Status Signals)

1. \(IO/\overline{M}\) (Input-Output / Memory):

2. প্রসেসর বর্তমানে I/O ডিভাইসের সাথে কাজ করছে নাকি মেমরির সাথে, তা নির্ধারণ করে।

3. \(IO/\overline{M} = 1\) হলে: অপারেশনটি I/O ডিভাইস (কীবোর্ড, মাউস, মনিটর ইত্যাদি)-এর সাথে সম্পর্কিত।

4. \(IO/\overline{M} = 0\) হলে: অপারেশনটি মেমরি (যেমন RAM)-এর সাথে সম্পর্কিত।

5. \(\overline{RD}\) (Read Control Signal):

6. এটি একটি Active-Low সিগন্যাল (পিনের উপর বার বা নেগেশন চিহ্ন থাকে)।

7. \(\overline{RD} = 0\) হলে মেমরি বা I/O ডিভাইস থেকে ডেটা পড়ার কাজ (Read Operation) সক্রিয় হয়।

8. \(\overline{WR}\) (Write Control Signal):

9. এটিও একটি Active-Low সিগন্যাল।

10. \(\overline{WR} = 0\) হলে মেমরি বা I/O ডিভাইসে ডেটা লেখার কাজ (Write Operation) সক্রিয় হয়।

11. (নোট: Active-Low পিনের ক্ষেত্রে সিগন্যালে \(0\) বা লো ভোল্টেজ পাঠালে কাজটি সক্রিয় হয় এবং \(1\) পাঠালে নিষ্ক্রিয় থাকে।)

12. \(S_0\) এবং \(S_1\) (Status Signals):

13. এই দুটি পিনের বিভিন্ন কম্বিনেশন (\(00, 01, 10, 11\)) দিয়ে মাইক্রোপ্রসেসর বর্তমান মুহূর্তে কী অপারেশন করছে (যেমন: Halt, Read, Write, Opcode Fetch), তার অবস্থা বা স্ট্যাটাস নির্দেশ করা হয়।

---

৪. ইন্টারাপ্ট সিগন্যালসমূহ (Interrupt Signals)

সিপিইউ স্বাভাবিক কোনো কাজ পরিচালনা করার সময় হঠাৎ কোনো জরুরি বাহ্যিক ঘটনা (যেমন পাওয়ার ফেইলিওর, ডিভাইস রিকোয়েস্ট) ঘটলে প্রসেসর বর্তমান কাজ থামিয়ে জরুরি কাজ আগে সম্পন্ন করে। একে ইন্টারাপ্ট বলে।

• ইনপুট ইন্টারাপ্ট পিনসমূহ (অগ্রাধিকারের ক্রমানুসারে):

• TRAP: এটি সর্বোচ্চ অগ্রাধিকার প্রাপ্ত (Highest Priority) ইন্টারাপ্ট। এটি নন-মাস্কেবল (Non-maskable—একে এড়িয়ে যাওয়া যায় না)। সিস্টেমের জরুরি হার্ডওয়্যার ত্রুটি বা বিদ্যুৎ চলে যাওয়ার মতো বিপর্যয়ে এটি ব্যবহৃত হয়।

• RST 7.5, RST 6.5, RST 5.5: এগুলো ভেক্টর ইন্টারাপ্ট। এদের অগ্রাধিকার TRAP-এর চেয়ে কম।

• INTR (Interrupt Request): সাধারণ ইন্টারাপ্ট সিগন্যাল (কীবোর্ড বা মাউসের মতো পেরিফেরাল থেকে আসা অনুরোধ)।

• \(\overline{\text{INTA}}\) (Interrupt Acknowledge):

• এটি একটি Active-Low আউটপুট সিগন্যাল।
• কোনো ইন্টারাপ্ট গ্রহণ করার পর প্রসেসর সংশ্লিষ্ট ডিভাইসকে নিশ্চিত করার জন্য \(\overline{\text{INTA}}\) পালস পাঠায় (লেনদেন শেষে কনফার্মেশন মেসেজ পাওয়ার মতো)।

---

৫. ডাইরেক্ট মেমরি অ্যাক্সেস সিগন্যাল (DMA Signals)

পেরিফেরাল ডিভাইস ও মেমরির মাঝে দ্রুত ডেটা আদান-প্রদানের জন্য প্রসেসরকে বাইপাস করে সরাসরি DMA কন্ট্রোলারের মাধ্যমে কাজ করা হয়।

• HOLD:
• এটি একটি ইনপুট সিগন্যাল।
• DMA কন্ট্রোলার প্রসেসরকে বলে সাময়িকভাবে তার বাসগুলো (Address ও Data Bus) ছেড়ে দেওয়ার জন্য।

• বিশেষ তথ্য: HOLD-এর প্রায়োরিটি বা অগ্রাধিকার TRAP ইন্টারাপ্টের চেয়েও বেশি। যদি একই সাথে HOLD এবং TRAP উভয় সিগন্যাল আসে, তবে প্রসেসর আগে HOLD-কে সাড়া দেবে।

• HLDA (Hold Acknowledge):

• এটি একটি আউটপুট সিগন্যাল।
• প্রসেসর যখন বাস ছেড়ে দিয়ে হোল্ড মোডে প্রবেশ করে, তখন সে DMA কন্ট্রোলারকে নিশ্চয়তা দিতে HLDA সিগন্যাল পাঠায়।

---

৬. রিসেট সিগন্যালসমূহ (Reset Signals)

• \(\overline{\text{RESET IN}}\):
• Active-Low ইনপুট পিন।

• এখানে \(0\) সিগন্যাল দিলে মাইক্রোপ্রসেসর নিজে রিসেট হয়ে যায় এবং প্রোগ্রাম কাউন্টার রিসেট হয়ে \(0000\text{H}\) লোকেশনে ফিরে আসে।

• RESET OUT:

• আউটপুট পিন।
• মাইক্রোপ্রসেসর যদি বাইরের কোনো পেরিফেরাল ডিভাইসকে রিসেট করতে চায়, তখন এই পিনের মাধ্যমে সংকেত পাঠায়।

---

৭. সিনক্রোনাইজেশন সিগন্যাল: READY

• READY (ইনপুট সিগন্যাল):
• 8085 প্রসেসরের ক্লক স্পিড 3 MHz, অর্থাৎ এটি অত্যন্ত দ্রুতগতির (প্রতিটি ক্লক সাইকেল মাত্র \(\frac{1}{3} \mu\text{s}\))।
• কিন্তু বাইরের পেরিফেরাল ডিভাইসগুলো তুলনামূলক অনেক ধীরগতির (Slow)।
• ধীরগতির ডিভাইসগুলো প্রসেসরকে ওভারফ্লো হওয়া থেকে বাঁচাতে READY সিগন্যাল পাঠায়। ডিভাইসটি যখন পরবর্তী ডেটা গ্রহণ বা প্রদানের জন্য প্রস্তুত হয়, তখন সে READY সিগন্যাল হাই (\(1\)) করে। এর ফলে দ্রুতগতির প্রসেসর ও ধীরগতির ডিভাইসের মধ্যে কাজের সমন্বয় (Synchronization) ঘটে।

---

৮. সিরিয়াল ডেটা পোর্ট (Serial I/O Ports)

• SID (Serial Input Data): সিরিয়াল পদ্ধতিতে এক বিট এক বিট করে বাইরের ডিভাইস থেকে ডেটা ইনপুট নেওয়ার জন্য।
• SOD (Serial Output Data): সিরিয়াল পদ্ধতিতে এক বিট এক বিট করে বাইরের ডিভাইসে ডেটা পাঠানোর জন্য।

---

৯. পাওয়ার সাপ্লাই ও ক্লক সিগন্যাল (Power & Clock Signals)

• \(V_{CC}\) (Pin 40): \(+5\text{V}\) ডিসি পাওয়ার সাপ্লাই।
• \(V_{SS}\) (Pin 20): গ্রাউন্ড কানেকশন (\(0\text{V}\))।
• \(X_1\) এবং \(X_2\) (Pins 1 & 2):
• এই দুটি পিনে একটি ক্রিস্টাল অসিলেটর (Crystal Oscillator) যুক্ত থাকে।
• ক্রিস্টাল অসিলেটরটি 6 MHz ফ্রিকোয়েন্সি তৈরি করে।

• 8085-এর ভেতরে একটি ইন্টারনাল ডিভাইড-বাই-টু (\(\div 2\)) সার্কিট থাকে, যা ফ্রিকোয়েন্সিকে অর্ধেক করে প্রসেসরের মূল অপারেটিং ফ্রিকোয়েন্সি 3 MHz-এ নামিয়ে আনে।

• CLK OUT (Clock Output):

• আউটপুট সিগন্যাল।
• যেসকল বাহ্যিক ডিভাইসের নিজস্ব ক্লক নেই, তাদের প্রসেসরের সাথে একই তালে চালনা করতে এই পিন থেকে ক্লক পালস সরবরাহ করা হয়।

---

৪০টি পিনের সারসংক্ষেপ তালিকা (Summary of 40 Pins)

ক্যাটাগরি	পিনের নাম	পিন সংখ্যা	কার্যপ্রণালী সংক্ষেপ
Address Bus (High)	\(A_8 - A_{15}\)	৮টি	উচ্চ ক্রমের অ্যাড্রেস বাস (Unidirectional)
Address/Data Bus (Mux)	\(AD_0 - AD_7\)	৮টি	মাল্টিপ্লেক্সড অ্যাড্রেস ও ডাটা বাস (Bidirectional)
Control & Status	ALE, \(IO/\overline{M}\), \(\overline{RD}\), \(\overline{WR}\), \(S_0, S_1\)	৬টি	বাস টাইমিং, মেমরি/আইও নির্বাচন ও অপারেশন স্ট্যাটাস
Interrupts	TRAP, RST 7.5, RST 6.5, RST 5.5, INTR, \(\overline{\text{INTA}}\)	৬টি	জরুরি কাজের রিকোয়েস্ট ও অ্যাকনলেজমেন্ট
DMA	HOLD, HLDA	২টি	বাসের নিয়ন্ত্রণ সরাসরি মেমরি অ্যাক্সেসকে দেওয়া ও নিশ্চিতকরণ
Reset	\(\overline{\text{RESET IN}}\), RESET OUT	২টি	প্রসেসর রিসেট করা এবং বাহ্যিক ডিভাইসকে রিসেট করা
Synchronization	READY	১টি	দ্রুতগতির প্রসেসর ও ধীরগতির পেরিফেরালের সমন্বয়
Serial I/O	SID, SOD	২টি	১-বিট করে সিরিয়াল ডেটা ইনপুট ও আউটপুট
Power & Clock	\(X_1, X_2\), CLK OUT, \(V_{CC}, V_{SS}\)	৫টি	পাওয়ার সাপ্লাই ও ক্রিস্টাল ক্লক জেনারেশন
সর্বমোট		৪০টি পিন